Գրեք սա: Verilog HDL :