Text this: Verilog HDL :