Design and analysis of floting point multiplier
This final year project is about to design a 32-bits floating-point Multiplier, calculate the speed, delay, power delay product and area (in layout's size) for design, and to perform analysis on the experimental results in terms of the total power consumption, speed, delay, power delay product...
সংরক্ষণ করুন:
প্রধান লেখক: | Zariah Asari (Author) |
---|---|
বিন্যাস: | বৈদ্যুতিক সফটওয়্যার উপাত্তকোষ |
ভাষা: | English |
বিষয়গুলি: | |
ট্যাগগুলো: |
ট্যাগ যুক্ত করুন
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
অনুরূপ উপাদানগুলি
-
Design and analysis of floating point divider
অনুযায়ী: Siti Aminah Hussen -
Analysis & design low power multiplier using TSMC 0.18um CMOS technology /
অনুযায়ী: Norsaifulrudin Mat Zuki
প্রকাশিত: (2008) -
Design and realization of high speed multiplier accumulator (MAC) unit for low power applications
অনুযায়ী: Mohd Nazri Mad Rejab -
High speed 8-Bits X 8-Bits wallace tree multiplier
অনুযায়ী: Tajul Hamimi Harun -
8-bits X 8-bits modified booth 1's complement multiplier
অনুযায়ী: Norafiza Salehan