Design and realization of high speed multiplier accumulator (MAC) unit for low power applications
In this final year project, the designed multiplier accumulator (MAC) unit is an eight bit MAC unit in which capable to multiply unsigned and signed number. The methodologies need to carry out this project is to use the Mentor Graphic tools to draw and design whole MAC unit.
محفوظ في:
المؤلف الرئيسي: | Mohd Nazri Mad Rejab (مؤلف) |
---|---|
التنسيق: | الكتروني برمجيات قاعدة البيانات |
اللغة: | English |
الموضوعات: | |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Low power multiplier accumulator (MAC) unit using multiple threshold CMOS
بواسطة: Thin, Tan Fhan -
Low power multiplier accumulator (MAC) unit using sleepy stack technique
بواسطة: Aaron Selvam Thangamany -
High speed 8-Bits X 8-Bits wallace tree multiplier
بواسطة: Tajul Hamimi Harun -
Analysis & design low power multiplier using TSMC 0.18um CMOS technology /
بواسطة: Norsaifulrudin Mat Zuki
منشور في: (2008) -
Design and analysis of floting point multiplier
بواسطة: Zariah Asari