Design and realization of high speed multiplier accumulator (MAC) unit for low power applications
In this final year project, the designed multiplier accumulator (MAC) unit is an eight bit MAC unit in which capable to multiply unsigned and signed number. The methodologies need to carry out this project is to use the Mentor Graphic tools to draw and design whole MAC unit.
שמור ב:
מחבר ראשי: | Mohd Nazri Mad Rejab (Author) |
---|---|
פורמט: | אלקטרוני תכנה Database |
שפה: | English |
נושאים: | |
תגים: |
הוספת תג
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
פריטים דומים
-
Low power multiplier accumulator (MAC) unit using multiple threshold CMOS
מאת: Thin, Tan Fhan -
Low power multiplier accumulator (MAC) unit using sleepy stack technique
מאת: Aaron Selvam Thangamany -
High speed 8-Bits X 8-Bits wallace tree multiplier
מאת: Tajul Hamimi Harun -
Analysis & design low power multiplier using TSMC 0.18um CMOS technology /
מאת: Norsaifulrudin Mat Zuki
יצא לאור: (2008) -
Design and analysis of floting point multiplier
מאת: Zariah Asari