Design and realization of high speed multiplier accumulator (MAC) unit for low power applications
In this final year project, the designed multiplier accumulator (MAC) unit is an eight bit MAC unit in which capable to multiply unsigned and signed number. The methodologies need to carry out this project is to use the Mentor Graphic tools to draw and design whole MAC unit.
Đã lưu trong:
Tác giả chính: | Mohd Nazri Mad Rejab (Tác giả) |
---|---|
Định dạng: | Điện tử Phần mềm Cơ sở dữ liệu |
Ngôn ngữ: | English |
Những chủ đề: | |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Những quyển sách tương tự
-
Low power multiplier accumulator (MAC) unit using multiple threshold CMOS
Bằng: Thin, Tan Fhan -
Low power multiplier accumulator (MAC) unit using sleepy stack technique
Bằng: Aaron Selvam Thangamany -
High speed 8-Bits X 8-Bits wallace tree multiplier
Bằng: Tajul Hamimi Harun -
Analysis & design low power multiplier using TSMC 0.18um CMOS technology /
Bằng: Norsaifulrudin Mat Zuki
Được phát hành: (2008) -
Design and analysis of floting point multiplier
Bằng: Zariah Asari