Low power multiplier accumulator (MAC) unit using sleepy stack technique
The main objective of this final year project is to provide new low power solutions for Very Large Scale Integration (VLSI) designers. In this final year project, a novel circuit structure called "sleepy stack" is presented. The sleepy stack is a combination of two well known low-leakage t...
Đã lưu trong:
Tác giả chính: | Aaron Selvam Thangamany (Tác giả) |
---|---|
Định dạng: | Điện tử Phần mềm Cơ sở dữ liệu |
Ngôn ngữ: | English |
Những chủ đề: | |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Những quyển sách tương tự
-
Low power multiplier accumulator (MAC) unit using multiple threshold CMOS
Bằng: Thin, Tan Fhan -
Design and realization of high speed multiplier accumulator (MAC) unit for low power applications
Bằng: Mohd Nazri Mad Rejab -
Design and analysis of low power ALU unit, program counter and instruction register using sleepy stack technique
Bằng: Wan Nurul Liyana Wan Zulkefle -
Analysis & design low power multiplier using TSMC 0.18um CMOS technology /
Bằng: Norsaifulrudin Mat Zuki
Được phát hành: (2008) -
Design and analysis of floting point multiplier
Bằng: Zariah Asari