Implementation of 8x8 bit shift-and-add multiplier using Altera NIOS development board, APEX edition /

Implementation of 8x8 bit shift-and-add multiplier using Altera NIOS development board, APEX edition /

Zobrazit další vydání (1)
Uloženo v:
Podrobná bibliografie
Hlavní autor: Asrul Nazif Kamaludin (Autor)
Korporativní autor: Kolej Universiti Teknologi Tun Hussein Onn. Fakulti Kejuruteraan Elektrik dan Elektronik
Médium: Diplomová práce Kniha
Jazyk:English
Vydáno: Batu Pahat : Kolej Universiti Teknologi Tun Hussein Onn, 2006.
Témata:
Verilog (Computer hardware description language).
Microprocessor.
Electronic digital computers > Design and construction > Data processing.
Tagy: Přidat tag
Žádné tagy, Buďte první, kdo otaguje tento záznam!
Search Result 1
Implementation of 8x8 bit shift-and-add multiplier using Altera NIOS development board, APEX edition /
Autor Asrul Nazif Kamaludin
Vydáno 2006
Diplomová práce Kniha
Přidat do oblíbených
Uloženo v:
Zobrazit všechna vydaní (2)

Podobné jednotky