Design and analysis of floting point multiplier
This final year project is about to design a 32-bits floating-point Multiplier, calculate the speed, delay, power delay product and area (in layout's size) for design, and to perform analysis on the experimental results in terms of the total power consumption, speed, delay, power delay product...
שמור ב:
מחבר ראשי: | Zariah Asari (Author) |
---|---|
פורמט: | אלקטרוני תכנה Database |
שפה: | English |
נושאים: | |
תגים: |
הוספת תג
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
פריטים דומים
-
Design and analysis of floating point divider
מאת: Siti Aminah Hussen -
Analysis & design low power multiplier using TSMC 0.18um CMOS technology /
מאת: Norsaifulrudin Mat Zuki
יצא לאור: (2008) -
Design and realization of high speed multiplier accumulator (MAC) unit for low power applications
מאת: Mohd Nazri Mad Rejab -
High speed 8-Bits X 8-Bits wallace tree multiplier
מאת: Tajul Hamimi Harun -
8-bits X 8-bits modified booth 1's complement multiplier
מאת: Norafiza Salehan