Design and realization of high speed multiplier accumulator (MAC) unit for low power applications
In this final year project, the designed multiplier accumulator (MAC) unit is an eight bit MAC unit in which capable to multiply unsigned and signed number. The methodologies need to carry out this project is to use the Mentor Graphic tools to draw and design whole MAC unit.
Αποθηκεύτηκε σε:
Κύριος συγγραφέας: | Mohd Nazri Mad Rejab (Συγγραφέας) |
---|---|
Μορφή: | Ηλεκτρονική πηγή Λογισμικό Βάση Δεδομένων |
Γλώσσα: | English |
Θέματα: | |
Ετικέτες: |
Προσθήκη ετικέτας
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Παρόμοια τεκμήρια
-
Low power multiplier accumulator (MAC) unit using multiple threshold CMOS
ανά: Thin, Tan Fhan -
Low power multiplier accumulator (MAC) unit using sleepy stack technique
ανά: Aaron Selvam Thangamany -
High speed 8-Bits X 8-Bits wallace tree multiplier
ανά: Tajul Hamimi Harun -
Analysis & design low power multiplier using TSMC 0.18um CMOS technology /
ανά: Norsaifulrudin Mat Zuki
Έκδοση: (2008) -
Design and analysis of floting point multiplier
ανά: Zariah Asari