Design and realization of high speed multiplier accumulator (MAC) unit for low power applications
In this final year project, the designed multiplier accumulator (MAC) unit is an eight bit MAC unit in which capable to multiply unsigned and signed number. The methodologies need to carry out this project is to use the Mentor Graphic tools to draw and design whole MAC unit.
Збережено в:
Автор: | Mohd Nazri Mad Rejab (Автор) |
---|---|
Формат: | Електронний ресурс Програмне забезпечення База даних |
Мова: | English |
Предмети: | |
Теги: |
Додати тег
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
Схожі ресурси
-
Low power multiplier accumulator (MAC) unit using multiple threshold CMOS
за авторством: Thin, Tan Fhan -
Low power multiplier accumulator (MAC) unit using sleepy stack technique
за авторством: Aaron Selvam Thangamany -
High speed 8-Bits X 8-Bits wallace tree multiplier
за авторством: Tajul Hamimi Harun -
Analysis & design low power multiplier using TSMC 0.18um CMOS technology /
за авторством: Norsaifulrudin Mat Zuki
Опубліковано: (2008) -
Design and analysis of floting point multiplier
за авторством: Zariah Asari